Nguyên tắc và ứng dụng của điốt PIN là gì? (Phần 1 )

MỘT mã PIN Photodiodelà một thiết bị bán dẫn bao gồm một điểm nối PIN giúp chuyển đổi tín hiệu quang thành tín hiệu điện thay đổi khi ánh sáng thay đổi. Nó nhắm đến sự thiếu hụt của PD chung, cấu trúc được cải thiện và độ nhạy cao hơn so với điốt quang tiếp giáp PN chung và nó có các đặc tính dẫn một hướng.

1. Nguyên lý và cấu tạo của PIN diode

Điốt chung bao gồm vật liệu bán dẫn pha tạp tạp chất loại N và vật liệu bán dẫn pha tạp tạp chất loại P trực tiếp để tạo thành một điểm nối PN. Điốt PIN là để thêm một lớp mỏng chất bán dẫn nội tại pha tạp thấp giữa vật liệu bán dẫn loại P và vật liệu bán dẫn loại N.

Sơ đồ cấu trúc của diode PIN được hiển thị trong Hình 1 do chất bán dẫn bên trong tương tự như môi trường, điều này tương đương với việc tăng khoảng cách giữa hai điện cực của tụ điện tiếp giáp PN, do đó tụ điện tiếp giáp trở nên nhỏ. Thứ hai, chiều rộng của lớp suy giảm trong chất bán dẫn loại P và chất bán dẫn loại N được mở rộng khi tăng điện áp ngược và điện dung của đường giao nhau cũng nhỏ khi tăng độ lệch ngược. Do sự tồn tại của lớp I và vùng P nói chung rất mỏng, photon tới chỉ có thể được hấp thụ ở lớp I và độ lệch ngược chủ yếu tập trung ở vùng I, tạo thành vùng điện trường cao và hạt tải quang được tạo ra trong vùng tôi tăng tốc dưới tác dụng của điện trường mạnh, do đó hằng số thời gian truyền sóng mang giảm, do đó cải thiện đáp ứng tần số của điốt quang. Đồng thời, sự ra đời của lớp I mở rộng vùng cạn kiệt và mở rộng vùng làm việc hiệu quả của chuyển đổi quang điện, do đó cải thiện độ nhạy.

Có hai cấu trúc cơ bản của diode PIN, đó là cấu trúc của mặt phẳng và cấu trúc của mesa, như trong Hình 2. Đối với điốt tiếp giáp Si-pin133, nồng độ hạt tải điện của lớp I rất thấp (khoảng 10 cm). về độ lớn), điện trở suất rất cao (khoảng k-cm bậc độ lớn), và độ dày W nói chung là dày (từ 10 đến 200m); Nồng độ pha tạp của chất bán dẫn loại P và loại N ở hai bên của lớp I thường rất cao.

Các lớp I của cả cấu trúc phẳng và mesa có thể được chế tạo bằng công nghệ epitaxy và các lớp cộng p pha tạp cao có thể thu được bằng công nghệ khuếch tán nhiệt hoặc cấy ion. Điốt phẳng có thể dễ dàng chế tạo bằng các quy trình phẳng thông thường. Điốt cấu trúc mesa cũng cần được chế tạo (bằng cách khắc hoặc tạo rãnh). Ưu điểm của cấu trúc mesa là:

① Loại bỏ phần uốn của mối nối phẳng và điện áp đánh thủng bề mặt được cải thiện;

②Điện dung cạnh và điện cảm giảm, điều này có lợi cho việc cải thiện tần số hoạt động.

2. Trạng thái làm việc của diode PIN dưới các độ lệch khác nhau

①Dương trôi xuống

Khi điốt PIN được đặt với điện áp chuyển tiếp, nhiều nốt ruồi trong vùng P và vùng N sẽ được đưa vào vùng I và kết hợp lại trong vùng I. Khi chất mang tiêm và chất mang hợp chất bằng nhau, dòng điện I đạt trạng thái cân bằng. Lớp bên trong có điện trở thấp do sự tích tụ của một số lượng lớn hạt tải điện, vì vậy khi diode PIN được phân cực thuận, nó có đặc tính điện trở thấp. Độ lệch thuận càng lớn, dòng điện được đưa vào lớp I càng lớn và càng có nhiều hạt tải điện trong lớp I, làm cho điện trở của nó nhỏ hơn. Hình 3 là sơ đồ mạch tương đương theo độ lệch dương và có thể thấy rằng nó tương đương với một điện trở nhỏ có giá trị điện trở trong khoảng 0.1Ω đến 10Ω.

② Độ lệch không

Khi không có điện áp được đặt ở cả hai đầu của điốt PIN, do lớp I thực tế chứa một lượng nhỏ tạp chất loại P, tại giao diện IN, các lỗ trong vùng I khuếch tán sang vùng N và các electron trong vùng Vùng N khuếch tán sang vùng I rồi tạo thành vùng điện tích không gian. Do nồng độ tạp chất trong Vùng I rất thấp so với Vùng N nên phần lớn vùng cạn kiệt hầu như nằm trong Vùng I. Tại giao diện PI, do chênh lệch nồng độ (nồng độ lỗ trống TRONG vùng P lớn hơn nhiều so với trong vùng I), chuyển động khuếch tán cũng sẽ xảy ra, nhưng hiệu ứng của nó nhỏ hơn nhiều so với ở giao diện IN và có thể bỏ qua. Do đó, ở độ lệch bằng 0, đi-ốt PIN thể hiện trạng thái điện trở cao do sự tồn tại của vùng suy giảm trong vùng I.

③ Đảo ngược xu hướng đi xuống

Độ lệch ngược rất giống với độ lệch 0, ngoại trừ điện trường tích hợp được tăng cường và hiệu quả là mở rộng vùng điện tích không gian của đường giao nhau IN, chủ yếu hướng tới vùng I. Tại thời điểm này, diode PIN có thể tương đương với điện trở cộng với điện dung, điện trở là điện trở vùng nội tại còn lại và điện dung là điện dung rào cản của vùng cạn kiệt. Hình 4 là sơ đồ mạch tương đương của đi-ốt PIN theo phân cực ngược và có thể thấy rằng dải điện trở nằm trong khoảng từ 1Ω đến 100Ω và dải điện dung nằm trong khoảng 0,1pF đến 10 PF. Khi độ lệch ngược quá lớn, do đó vùng cạn kiệt sẽ lấp đầy toàn bộ vùng I, sự thâm nhập vùng I sẽ xảy ra và ống PIN sẽ không hoạt động bình thường.

Thông tin liên lạc:

Nếu bạn có bất kỳ ý tưởng nào, vui lòng nói chuyện với chúng tôi. Bất kể khách hàng của chúng tôi ở đâu và yêu cầu của chúng tôi là gì, chúng tôi sẽ làm theo mục tiêu của mình để cung cấp cho khách hàng chất lượng cao, giá thấp và dịch vụ tốt nhất.